## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-081858

(43)Date of publication of application: 21.03.2000

(51)Int.CI.

3/36 6096 G02F 1/133

GO2F 1/1343 H01L 29/786

(21)Application number: 10-250129

(71)Applicant:

**SEIKO EPSON CORP** 

(22)Date of filing:

03.09.1998


(72)Inventor: **MURAIDE MASAO** 

### (54) DRIVING CIRCUIT FOR ELECTROOPTICAL DEVICE, ELECTROOPTICAL DEVICE, AND ELECTRONIC **EQUIPMENT**

#### (57)Abstract:

PROBLEM TO BE SOLVED: To miniaturize a liquid crystal device by utilizing efficiently a region on a substrate in the liquid crystal device of a type in which a driving circuit is incorporated and plural data lines are simultaneously driven.

SOLUTION: The substrate of a liquid crystal device is provided thereon with a sampling circuit 301 sampling a picture signal and a data line driving circuit 101 supplying a sampling supply signal for every sampling switch 302 connected to adjacent plural data lines. The data line driving circuit 101 is provided with a buffer circuit 500 comprising inverters 501-503, corresponding to each latch circuit, having a thin film transistor which applies waveform shaping to a transfer signal and outputs the shaped signal as a sampling control signal when the transfer signal is inputted from a shift register circuit 400. This thin film transistor comprises a channel part of which the direction of channel width is the horizontal direction and the channel width is equal to plural data line width.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office



## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000081858 A

(43) Date of publication of application: 21 . 03 . 00

(51) Int. CI

G09G 3/36 G02F 1/133 G02F 1/1343 H01L 29/786

(21) Application number: 10250129

(22) Date of filing: 03 . 09 . 98

(71) Applicant:

**SEIKO EPSON CORP** 

(72) Inventor:

COPYRIGHT: (C)2000, JPO


**MURAIDE MASAO** 

(54) DRIVING CIRCUIT FOR ELECTROOPTICAL DEVICE, ELECTROOPTICAL DEVICE, AND ELECTRONIC EQUIPMENT

(57) Abstract:

PROBLEM TO BE SOLVED: To miniaturize a liquid crystal device by utilizing efficiently a region on a substrate in the liquid crystal device of a type in which a driving circuit is incorporated and plural data lines are simultaneously driven.

SOLUTION: The substrate of a liquid crystal device is provided thereon with a sampling circuit 301 sampling a picture signal and a data line driving circuit 101 supplying a sampling supply signal for every sampling switch 302 connected to adjacent plural data lines. The data line driving circuit 101 is provided with a buffer circuit 500 comprising inverters 501-503, corresponding to each latch circuit, having a thin film transistor which applies waveform shaping to a transfer signal and outputs the shaped signal as a sampling control signal when the transfer signal is inputted from a shift circuit 400. This thin film register transistor comprises a channel part of which the direction of channel width is the horizontal direction and the channel width is equal to plural data line width.



(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-81858 (P2000-81858A)

(43)公開日 平成12年3月21日(2000.3.21)

(51) Int.Cl.7		識別記号	FΙ		テーマコード( <del>参考</del> )
Ģ09G	3/36		G09G 3	3/36	2H092
G02F	1/133	505	G02F 1	1/133 5 0	5 2H093
	1/1343		1	1/1343	5 C 0 0 6
H01L	29/786		H01L 29	9/78 6 1	2 C
				6 1	3 A

審査請求 未請求 請求項の数16 OL (全 17 頁)

			· · · · · · · · · · · · · · · · · · ·
(21)出願番号	<b>特顧平10-250129</b>	(71) 出願人	000002369
			セイコーエプソン株式会社
(22)出顧日	平成10年9月3日(1998.9.3)		東京都新宿区西新宿2丁目4番1号
	1	(72)発明者	村出 正夫
			長野県諏訪市大和3丁目3番5号 セイコ
			ーエプソン株式会社内
		(74)代理人	100093388
•			弁理士 鈴木 喜三郎 (外2名)
•			


最終頁に続く

## (54) 【発明の名称】 電気光学装置の駆動回路及び電気光学装置並びに電子機器

## (57)【要約】

【課題】 駆動回路を内蔵すると共に複数のデータ線を 同時駆動する型の液晶装置等において、基板上領域を効 率的に利用することにより装置を小型化する。

【解決手段】 液晶装置の基板(10)上には、画像信号をサンプリングするサンプリング回路(301)と、相隣接する複数本のデータ線(6a)に接続されたサンプリングスイッチ(302)毎に同時に、サンプリング制御信号を供給するデータ線駆動回路(101)とを備える。データ線駆動回路は、シフトレジスタ回路(400)から転送信号が入力されると、波形整形してサンプリング制御信号として出力する薄膜トランジスタを有するインバータ(501~503)を、各ラッチ回路に対応して夫々含むバッファ回路(500)を備える。この薄膜トランジスタは、チャネル幅の方向が横方向であると共に複数のデータ線幅に等しいチャネル幅を持つチャネル部分を含む。



1

### 【特許請求の範囲】

【請求項1】 一対の基板間に電気光学物質が挟持され てなり、該一対の基板の一方の基板上に相交差する複数 のデータ線及び複数の走査線を備えた電気光学装置の駆 動回路であって、

前記一方の基板上にサンプリング制御信号に応じて画像 信号をサンプリングして前記複数のデータ線に夫々供給 する複数のサンプリングスイッチと、前記複数のサンプ リングスイッチに対して相隣接するn(但し、nは2以 上の整数)本のデータ線に接続されたサンプリングスイ ッチ毎に同時に前記サンプリング制御信号を供給するデ ータ線駆動回路とを備えており、

前記データ線駆動回路は各ラッチ回路から転送信号を順 次出力するシフトレジスタ回路と、前記転送信号を前記 サンプリング制御信号として出力するためのバッファ回 路とを備えており、

前記バッファ回路を構成する少なくとも1つのトランジ スタは、前記一方の基板上でチャネル幅の方向が前記デ ータ線に交差する方向に延在されてなることを特徴とす る電気光学装置の駆動回路。

【請求項2】 前記トランジスタのチャネルは相隣接す る2本以上n本以下のデータ線のピッチ内の幅を有する ことを特徴とする請求項1に記載の電気光学装置の駆動 回路。

前記バッファ回路は、直列接続されたm 【請求項3】 (但し、mは2以上の整数) 段のインバータを前記各ラ ッチ回路に対応して夫々含むことを特徴とする請求項1 又は2に記載の電気光学装置の駆動回路。

【請求項4】 前記各ラッチ回路側から数えてi+1段 目のインバータの有する前記トランジスタの前記チャネ 30 ル幅が、i段目のインバータの有する前記トランジスタ の前記チャネル幅より大きいことを特徴とする請求項3 に記載の電気光学装置の駆動回路。

【請求項5】 前記m段のインバータは、蛇行してお り、前記シフトレジスタ回路に近い側から前記データ線 に交差する第1方向に伸びる第1部分と該第1部分から前 記第1方向と逆の方向に伸びる第2部分とが前記走査線 に交差する方向に順に配列されていることを特徴とする 請求項1乃至3のいずれか一項に記載の電気光学装置の 駆動回路。

【請求項6】 前記第1及び第2部分間で、前記第1方 向に伸びる電源配線を共用することを特徴とする請求項 5に記載の電気光学装置の駆動回路。

前記バッファ回路は、1段のインバータ 【請求項7】 を前記各ラッチ回路に対応して夫々含むことを特徴とす る請求項1又は2に記載の電気光学装置の駆動回路。

前記1段のインバータは、前記データ線 【請求項8】 に交差する方向に夫々伸びると共に前記走査線に交差す る方向に順に配列されるように並列接続された複数のイ ンバータからなることを特徴とする請求項7に記載の電 50

気光学装置の駆動回路。

【請求項9】 前記並列接続された複数のインバータ間 で、前記データ線に交差する方向に伸びる電源配線を共 用することを特徴とする請求項8に記載の電気光学装置 の駆動回路。

前記トランジスタは、相補型トランジ 【請求項10】 スタからなることを特徴とする請求項1乃至9のいずれ か一項に記載の電気光学装置の駆動回路。

【請求項11】 前記データ線駆動回路は、前記ラッチ 回路と前記バッファ回路との間に夫々、前記転送信号の 信号幅を所定値に制限する位相調整回路を更に含むこと を特徴とする請求項1乃至10のいずれか一項に記載の 電気光学装置の駆動回路。

前記一方の基板上には、複数の画像信 【請求項12】 号線が前記走査線に沿って配列されており、前記バッフ ア回路は、前記複数の画像信号線と前記シフトレジスタ 回路との間における前記基板上領域に形成されることを 特徴とする請求項1乃至11のいずれか一項に記載の電 気光学装置の駆動回路。

【請求項13】 前記画像信号は、n本にシリアルーパ 20 ラレル変換されており、n本の画像信号線を介して前記 サンプリング回路に供給されることを特徴とする請求項 1乃至12のいずれか一項に記載の電気光学装置の駆動 回路。

【請求項14】 請求項1から13のいずれか一項に記 載の電気光学装置の駆動回路を備えたことを特徴とする 電気光学装置。

前記一方の基板上には、マトリクス状 【請求項15】 に配置された複数の画素電極と、該複数の画素電極を夫 々駆動する複数のトランジスタとを更に備えており、 前記複数のデータ線及び走査線は、前記複数のトランジ スタに夫々接続されていることを特徴とする請求項14

に記載の電気光学装置。 【請求項16】 請求項14又は請求項15に記載の電 気光学装置を備えたことを特徴とする電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ (以下適宜、TFTと称す) 等のトランジスタ駆動によ るアクティブマトリクス駆動方式の液晶装置等の電気光 学装置を駆動するためのデータ線駆動回路等を含む駆動 回路及びそのような駆動回路を内蔵する型の電気光学装 置の技術分野に属し、特に、髙ドット周波数やカラー画 像信号に対応すべく複数のデータ線を同時に駆動する駆 動方式を採る電気光学装置の駆動回路及びそのような駆 動回路を内蔵する型の電気光学装置の技術分野に属す る。

[0002]

【従来の技術】この種の電気光学装置の駆動回路は、電 気光学装置の画像表示領域に配線されたデータ線や走査

40

線に画像信号や走査信号を所定タイミングで供給するためのデータ線駆動回路、走査線駆動回路、サンプリング 回路等を含んで構成されている。

【0003】このような駆動回路は、線順次駆動方式を 採る場合には、外部から1本の画像信号線上に供給され る画像信号を、データ線駆動回路から各データ線に対応 して順次供給されるサンプリング制御信号に応じて、各 データ線に対応して設けられた複数のサンプリングスイ ッチにより夫々サンプリングして、各データ線に線順次 で供給するように構成されている。また一般に、データ 線駆動回路は、基準クロックに応じて転送信号を順次出 力する複数配列されたラッチ回路を含むシフトレジスタ 回路を備えている。更に、このラッチ回路とサンプリン グ回路との間に、バッファ回路を介在させることによ り、転送信号の波形を整形して前述のサンプリング制御 信号とすると共に、ラッチ回路の駆動能力がサンプリン グスイッチを駆動するのに十分でなくても、バッファ回 路によりサンプリングスイッチの負荷に十分対応できる ように構成されている。

【0004】ここで、近時における表示画像の髙品位化の要請の下、液晶装置等の電気光学装置におけるドット周波数は、例えばXGA方式、SXGA方式、EWS方式の如くに益々髙められて来ている。このようにドット周波数が高くなると、前述したサンプリングスイッチにおけるサンプリング能力が不足したり、駆動回路を構成する各TFTにおける遅延時間が表示画像の品位に悪影響を及ぼすようになる。例えば、次のデータ線に前のデータ線用の画像信号が書込まれてゴーストやクロストークが生じたりする問題点が生じる。しかるに、これに対処するためにサンプリングスイッチや各TFTの性能自体を髙めるのでは、コストの顕著な上昇を招いてしまう。

【0005】このため最近では、例えば画像信号を予め シリアルーパラレル変換して複数のパラレルな画像信号 に分けた後、或いはカラー画像信号の場合に色毎のパラ レルな画像信号に分けた後に、電気光学装置に設けられ た複数の画像信号線上に供給するようにし、サンプリン グ回路においては複数のシリアルーパラレル等されたパ ラレルな画像信号を同時にサンプリングして、複数本 (例えば、6本、12本、24本など)のデータ線に同 時に供給する技術が開発されている。この技術によれ ば、同時に駆動するデータ線の本数nに応じて、各サン プリングスイッチがサンプリングする時間を、約n倍に 出来るため、駆動回路における駆動周波数を実質的に1 /n程度にまで下げることが出来る。即ち、前述のよう に、サンプリングスイッチや各TFTの性能自体を向上 させる必要なく、高ドット周波数に対処することが可能 となる。

【0006】このように複数のデータ線を同時駆動する 同時駆動する駆動方式を採る液晶装置等の電気光学装置場合、複数のサンプリングスイッチに対して同時に或い 50 において、基板上領域を効率的に利用することにより、

は同一のサンプリング制御信号を供給するために、データ線駆動回路では、複数のサンプリングスイッチの負荷 の合計に耐え得るだけの駆動能力が必要となる。即ち、 前述のラッチ回路とサンプリングスイッチとの間に介在

するバッファ回路の駆動能力を複数のサンプリングスイッチの負荷の合計に応じて高めねばならない。このためには、バッファ回路に含まれるインバータを構成するTFTのサイズを大きくすればよい。但し、単純にこのTFTのサイズを大きくしたのでは、今度は、このTFTを転送信号で駆動するラッチ回路における駆動能力を高める必要性が生じてしまい、特に通常消費電力が大きいことが当該電気光学装置の分野において問題視されるシ

フトレジスタ回路における消費電力が一層増加してしまう。そこで、バッファ回路を直列接続された複数段のインバータから構成して、バッファ回路における駆動能力を各インバータ毎に段階的に高める構成が一般に採られている。即ち、バッファ回路のラッチ回路側の段のインバータを構成するTFTのサイズは小さく、且つバッファ回路のサンプリングスイッチ側の段のインバータを構

成するTFTのサイズは大きくなる構成が採られている。 【0007】他方、上述の如き駆動回路を液晶装置等の

電気光学装置の本体を構成する基板上に設けた駆動回路 内蔵型の電気光学装置が開発されている。この駆動回路 内蔵型の電気光学装置は、駆動回路を別基板上に形成し て外付けする型の電気光学装置と比べて、装置全体の小 型化やコスト低下を図る上で有利である。

[0008]

40

【発明が解決しようとする課題】しかしながら、前述し た複数段のインバータから構成されるバッファ回路を、 前述した駆動回路内蔵型の液晶装置に設けようとする と、液晶装置等の基板上領域における大型化したバッフ ア回路による占有面積や非有効利用面積の増加が問題と なる。特に、前述した従来の線順次駆動方式の液晶装置 のように、データ線に沿って縦方向に長手状に伸びるT FTから各インバータを構成して、これをデータ線に沿 って縦方向に複数段直列に接続したのでは、通常画像信 号線とシフトレジスタ回路との間に存在する走査線に沿 った横長の基板上領域に占める、バッファ回路による非 有効利用面積の割合が顕著に大きくなってしまうという 問題点がある。そして、最終的には、画像表示領域の上 又は下のデータ線駆動回路を形成するための非画像表示 領域が広がってしまい、装置全体の小型軽量化や同一装 置サイズにおける画像表示領域の大型化という、当該電 気光学装置の技術分野における一般的要請に反する事態 を招くという問題点がある。

【0009】本発明は上述した問題点に鑑みなされたものであり、駆動回路内蔵型であり且つ複数のデータ線を同時駆動する駆動方式を採る液晶装置等の電気光学装置において、基板上領域を効率的に利用することにより、

装置の小型化又は同一装置サイズにおける画像表示領域の大型化を可能ならしめる電気光学装置の駆動回路及び 該駆動回路を内蔵する電気光学装置を提供することを課 題とする。

## [0010]

【課題を解決するための手段】本発明の電気光学装置の 駆動回路は上記課題を解決するために、一対の基板間に 電気光学物質が挟持されてなり、該一対の基板の一方の 基板上に相交差する複数のデータ線及び複数の走査線を 備えた電気光学装置の駆動回路であって、前記一方の基 板上に、サンプリング制御信号に応じて画像信号をサン プリングして前記複数のデータ線に夫々供給する複数の サンプリングスイッチと、前記複数のサンプリングスイ ッチに対して相隣接するn(但し、nは2以上の整数) 本のデータ線に接続されたサンプリングスイッチ毎に同 時に前記サンプリング制御信号を供給するデータ線駆動 回路とを備えており、前記データ線駆動回路は転送信号 を順次出力するシフトレジスタ回路と、前記転送信号を 前記サンプリング制御信号として出力するためのバッフ ア回路とを備えており、前記バッファ回路を構成する少 なくとも1つのトランジスタは、前記一方の基板上でチ ャネル幅の方向が前記データ線に交差する方向に延在さ れてなることを特徴とする。

【0011】本発明の電気光学装置の駆動回路によれば、データ線駆動回路により、サンプリング制御信号が相隣接するn本のデータ線に接続されたサンプリングスイッチ毎に同時に、n個のサンプリングスイッチに供給される。この際、データ線駆動回路では、シフトレジスタ回路により転送信号が順次出力され、この転送信号がバッファ回路を介して、上述のサンプリングスイッチをして出力される。すると、各サンプリングスイッチをしてサンプリングされて、複数のデータ線に夫々供給される。このように、複数のサンプリングスイッチを同時駆動することが可能となる。

【0012】ここで特に、バッファ回路に含まれるトランジスタの少なくともいずれかひとつは、一方の基板上でチャネル幅の方向がデータ線に交差する方向(例えば、走査線に平行な又はほぼ平行な方向)である。従って、従来の線順次駆動方式における各ラッチ回路に対応してインバータを含むバッファ回路のように、インバータを構成するトランジスタをそのチャネル幅が1本のデータ線の幅(即ち、データ線のピッチ)に収まるように配置する場合と比較して、本発明では、チャネル幅が広い(即ち、より大負荷のサンプリング回路を駆動可能な、駆動能力の高い大サイズの)トランジスタを設けることが可能となる。

【0013】或いは、従来の線順次駆動方式におけるシ 50

フトレジスタの出力に対応してインバータを含むバッファ回路のように、インバータを構成するTFTをそのチャネル幅の方向がデータ線に平行な縦方向に一致させつつ、データ線のピッチに収まるように配置する場合と比較して、基板上のデータ線に平行な縦方向の領域内でチ

マネル幅が広く大サイズのTFTをインバータ用に設けることが可能となる。

【0014】本発明の一態様では、前記トランジスタのチャネルは相隣接する2本以上n本以下のデータ線ピッチ内の幅を有することを特徴とする。

【0015】この態様によれば、従来の線順次駆動方式では、データ線のピッチに対応する縦長のトランジスタを基板上にレイアウトしていたが、本発明では、同時駆動されるn本のデータ線の合計幅に収まるようにしつつチャネル幅の方向がデータ線に交差する方向であるようにして、シフトレジスタ回路及びサンプリング回路との間における走査線に沿って長手状に伸びる基板上領域を効率的に利用して、複数本のデータ線の合計幅に対応する横長で大サイズのトランジスタを基板上にレイアウトすることが可能となる。

【0016】以上の結果、本発明によれば、基板上領域の有効利用を図りつつ、同時駆動するデータ線数の増加に応じてサンプリング回路における負荷が大きくなっても、それを駆動可能な大サイズのトランジスタからなるインバータを含むバッファ回路を設けることができ、省スペース化された当該駆動回路により、高いドット周波数の場合にも良好な駆動動作が可能となる。

【0017】本発明の電気光学装置の駆動回路の一の態様では、前記バッファ回路は、直列接続されたm(但し、mは2以上の整数)段のインバータを前記各ラッチ回路に対応して夫々含む。

【0018】この態様によれば、インバータをm段にして各段のインバータを構成するトランジスタのサイズを段階的に大きくすることにより、インバータ全体で駆動可能なサンプリング回路における負荷を大きくでき、即ち同時駆動可能なサンプリングスイッチの数を増やすことが可能となる。

【0019】従って、特にラッチ回路側から見て初段のインバータを構成するトランジスタのサイズは比較的小さくて済むため、このトランジスタに転送信号を入力するラッチ回路を構成するトランジスタのサイズも小さくて済む。このため、複数のラッチ回路を含んで構成されるシフトレジスタ回路における低消費電力化を図ることも可能となる。

【0020】但し、インバータの段数(m)を増加させると、これらのインバータを構成するトランジスタによる遅延時間の合計も増加する。従って実践上は、この遅延時間の合計が最終的に表示画像に悪影響を及ぼすことがない様に、ドット周波数や必要とされる仕様や画像品位等を勘案して、このインバータの段数(m)を定める

ようにする。

【0021】この態様では、前記各ラッチ回路側から数 えてi+1段目のインパータの有する前記トランジスタ の前記チャネル幅が、i段目のインバータの有する前記 トランジスタの前記チャネル幅より大きくしてもよい。 【0022】このように構成すれば、各段のインバータ

を構成するトランジスタのサイズが段階的に大きくなる ので、インバータ全体で駆動可能なサンプリング回路に おける負荷を大きくでき、同時駆動可能なサンプリング スイッチの数を増やすことが可能となる。

【0023】このバッファ回路が、m段のインバータを 含む態様では、前記m段のインバータは、蛇行してお り、前記シフトレジスタ回路に近い側から前記データ線 に交差する第1方向に伸びる第1部分と該第1部分から前 記第1方向と逆の方向に伸びる部分とが前記走査線に交 差する方向に順に配列されてもよい。

【0024】このように構成すれば、蛇行している分だ け、インバータを構成するトランジスタのチャネル幅を 広くとれる。例えば、S字に蛇行させれば、単純に第1 方向に真っ直ぐにチャネル幅をとる場合と比較して約3 倍の広さのチャネル幅を確保でき、従って、該チャネル 幅の増加に応じて、トランジスタの駆動能力を髙めるこ とが可能となる。

【0025】この場合更に、前記第1及び第2部分間 で、前記第1方向に伸びる電源配線を共用してもよい。 【0026】このように構成すれば、第1及び第2部分 間で、第1方向に伸びる電源配線を共用するので、共用 しない場合と比べて、バッファ回路全体における第1方 向に直角な方向(例えば、データ線に沿った縦方向)の 長さを、共用する電源配線の幅分だけ短くすることが可 能となる。

【0027】本発明の電気光学装置の駆動回路の他の態 様では、前記バッファ回路は、1段のインバータを前記 各ラッチ回路に対応して夫々含む。

【0028】この態様によれば、バッファ回路を構成す るインバータは1段であるため、バッファ回路全体の遅 延時間は、当該1段のインバータを構成するトランジス タにおける遅延時間と完全に又はほぼ等しい。このた め、インバータが複数段あって遅延時間が直列に加算さ れる場合と比較して、遅延時間が短くて済む。

【0029】この態様では、前記1段のインバータは、 前記データ線に交差する方向に夫々伸びると共に前記走 査線に交差する方向に順に配列されるように並列接続さ れた複数のインバータからなってもよい。

【0030】このように構成すれば、1段のインバータ は、並列接続されており走査線に交差する方向(例え ば、データ線に平行又はほぼ平行な方向)に順に配列さ れた複数のインバータからなるので、同時駆動されるデ ータ線の合計幅に応じた広さを有する基板上領域を効率 的に利用して当該インバータをレイアウトできる。

【0031】この場合更に、前記並列接続された複数の インバータ間で、前記データ線に交差する方向に伸びる 電源配線を共用してもよい。

【0032】このように構成すれば、並列接続された複 数のインバータ間で、データ線に交差する方向に伸びる 電源配線を共用するので、共用しない場合と比べて、バ ッファ回路全体におけるこの方向に交差する方向(例え ば、データ線に平行又はほぼ平行な方向)の長さを、共 用する電源配線の幅分だけ短くすることが可能となる。

【0033】本発明の電気光学装置の駆動回路の他の態 様では、前記トランジスタは、相補型トランジスタから

【0034】この態様によれば、相補型トランジスタに より、各インバータの入力インピーダンスを上げること ができ、駆動能力の小さいラッチ回路からの転送信号に 基づいて、当該相補型トランジスタを介して大負荷のサ ンプリングスイッチが駆動可能となる。

【0035】本発明の電気光学装置の駆動回路の他の態 様では、前記データ線駆動回路は、前記ラッチ回路と前 記バッファ回路との間に夫々、前記転送信号の信号幅を 所定値に制限する位相調整回路を更に含む。

【0036】この態様によれば、ラッチ回路とバッファ 回路との間に介在する位相調整回路により、転送信号の 信号幅(信号がハイレベルとされる時間)が所定値(所 定時間幅) に制限されるので、ラッチ回路から相前後し て出力される転送信号間での重なりが低減されるため、 このような重なりに起因して発生する、相前後して駆動 されるデータ線間(即ち、n本おきのデータ線間)にお けるクロストークやゴーストを未然に防止することが可 能となる。

【0037】本発明の電気光学装置の駆動回路の他の態 様では、前記一方の基板上には、複数の画像信号線が前 記走査線に沿って配列されており、前記バッファ回路 は、前記複数の画像信号線と前記シフトレジスタ回路と の間における前記基板上領域に形成される。

【0038】この態様によれば、サンプリング回路は、 複数の画像信号線上に供給される画像信号をサンプリン グ制御信号に応じてサンプリングする。ここで、バッフ ア回路は、複数の画像信号線とシフトレジスタ回路との 40 間における基板上領域に形成されるので、画像信号線や 走査線に沿った横長の領域に、横長のインバータを配置 することにより、基板上領域の効率的利用が図られる。

【0039】本発明の電気光学装置の駆動回路の他の態 様では、前記画像信号は、nシリアルーパラレル変換さ れており、n本の画像信号線を介して前記サンプリング 回路に供給される。

【0040】この態様によれば、画像信号は、nシリア ルーパラレル変換されており、n本の画像信号線を介し てサンプリング回路に供給される。従って、例えばXG 50 A、SXGA、EWS等の如くドット周波数が高い場合

にも、比較的サンプリング能力の低い或いは遅延時間等 についての性能の比較的低いサンプリング回路等を用い ても、シリアルーパラレル変換により髙品位の画像表示 が可能となる。

【0041】本発明の電気光学装置は上記課題を解決す るために、上述した本発明の電気光学装置の駆動回路を

【0042】本発明の電気光学装置によれば、上述した 本発明の駆動回路を備えているので、装置全体の小型化 や同一サイズの装置における画像表示領域の大型化が可 10 能であり、同時に髙品位の画像表示が可能な液晶装置等 の電気光学装置を実現できる。

【0043】本発明の電気光学装置の一の態様では、基 板の一方の基板上には、マトリクス状に配置された複数 の画素電極と、該複数の画素電極を夫々駆動する複数の トランジスタとを更に備えており、前記複数のデータ線 及び走査線は、前記複数のトランジスタに夫々接続され ている。

【0044】この態様によれば、高品位の画像表示が可 能な所謂TFTアクティブマトリクス駆動方式の液晶装 20 置等の電気光学装置を実現できる。

【0045】本発明の電子機器は上記課題を解決するた めに、上述した本発明の電気光学装置を備える。

【0046】この態様によれば、髙品位な画像が可能な 電気光学装置を備えた電子機器を提供することができ

【0047】本発明のこのような作用及び他の利得は次 に説明する実施の形態から明らかにする。

[0048]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて説明する。

【0049】(液晶装置の第1実施形態)本発明による 電気光学装置の一例である液晶装置の第1実施形態の構 成及び動作について、図1から図8を参照して説明す る。

【0050】先ず、液晶装置の回路構成について図1の ブロック図を参照して説明する。

【0051】図1は、液晶装置の画像表示領域を構成す るマトリクス状に形成された複数の画素における各種素 子、配線等の等価回路である。

【0052】図1において、本実施形態による液晶装置 の画像表示領域を構成するマトリクス状に形成された複 数の画素は、画素電極9aを制御するためのTFT30 がマトリクス状に複数形成されており、画像信号が供給 されるデータ線6aが当該TFT30のソースに電気的 に接続されている。

【0053】本実施形態では特に、データ線6aに書き 込む画像信号S1、S2、…、Snは、当該液晶装置に 画像信号S1、S2、…、Snを供給する画像信号処理 回路内のシリアルーパラレル変換回路によって予めn

(nは2以上の整数) シリアルーパラレル変換されてお り、相隣接するn本のデータ線6aからなるグループ毎 に、シリアルーパラレル変換された画像信号を同時に供 給するように構成されている。シリアルーパラレル変換 数については一般には、ドット周波数が相対的に低いか 或いは後述のサンプリング回路におけるサンプリング能 力が相対的に高ければ、例えば3シリアルーパラレル変 換、6シリアルーパラレル変換等のように小さく設定し てもよい。逆に、ドット周波数が相対的に高いか或いは サンプリング能力が相対的に低ければ、例えば12シリ アルーパラレル変換、24シリアルーパラレル変換等の ように大きく設定してもよい。尚、このシリアルーパラ レル変換数としては、カラー画像信号が3つの色(赤、 青、黄)に係る信号からなることとの関係から、3の倍 数であると、NTSC表示やPAL表示等のビデオ表示 をする際に制御や回路を簡易化する上で好ましい。ま た、近時のXGA方式、SXGA方式、EWS方式等の 高ドット周波数の場合には、既存のTFT製造技術に鑑 みれば、例えば12シリアルーパラレル変換、24シリ アルーパラレル変換等のようにシリアルーパラレル変換 数を大きく設定するのが好ましい。

【0054】また、TFT30のゲートに走査線3aが 電気的に接続されており、所定のタイミングで、走査線 3 a にパルス的に走査信号G1、G2、…、Gmを、こ の順に線順次で印加するように構成されている。画素電 板9 a は、TFT30のドレインに電気的に接続されて おり、スイッチング素子であるTFT30を一定期間だ けそのスイッチを閉じることにより、データ線6 aから 供給される画像信号S1、S2、…、Snを所定のタイ ミングで書き込む。画素電極9aを介して液晶に書き込 まれた所定レベルの画像信号S1、S2、…、Snは、 対向基板(後述する)に形成された対向電極(後述す る) との間で一定期間保持される。液晶は、印加される 電圧レベルにより分子集合の配向や秩序が変化すること により、光を変調し、階調表示を可能にする。ノーマリ ーホワイトモードであれば、印加された電圧に応じて入 射光がこの液晶部分を通過不可能とされ、ノーマリーブ ラックモードであれば、印加された電圧に応じて入射光 がこの液晶部分を通過可能とされ、全体として液晶装置 40 からは画像信号に応じたコントラストを持つ光が出射す る。ここで、保持された画像信号がリークするのを防ぐ ために、画素電極9aと対向電極との間に形成される液 晶容量と並列に蓄積容量70を付加する。例えば、画素 電極9aの電圧は、ソース電圧が印加された時間よりも 3桁も長い時間だけ蓄積容量70により保持される。こ れにより、保持特性は更に改善され、コントラスト比の 髙い液晶装置が実現できる。

【0055】次に、図2を参照して、本実施形態の液晶 装置の駆動回路を説明する。尚、図2は、上述のように 50 走査線、データ線等が設けられた画像表示部と共に、該

画像表示部の周辺における液晶装置の基板上に設けらた 駆動回路を示すブロック図である。

【0056】図2において、液晶装置のTFTアレイ基板10上には、その中央付近に、図1で説明した走査線3a、データ線6a等が設けられた画像表示部100aが設けられており、その周辺には、データ線駆動回路101、走査線駆動回路104及びサンプリング回路301を含む駆動回路200が設けられている。即ち、本実施形態の液晶装置は、TFTアレイ基板10上に、駆動回路200が形成された駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置として構成されている。

【0057】走査線駆動回路104は、外部の画像信号処理回路から供給される画像信号の垂直同期信号に応じた所定タイミングで、走査線3aに対して走査信号G1、G2、…、Gmをパルス的に線順次で供給する。

【0058】データ線駆動回路101は、走査線駆動回 路104が走査線3aに走査信号G1、G2、…、Gm を送るのに合わせて、サンプリング制御信号線114を 介してサンプリング制御信号X1、X2、…、Xnをサ ンプリング回路301を構成する各サンプリングスイッ チ302の制御端子に供給する。サンプリング回路30 1は、このサンプリング制御信号X1、X2、…、Xn に応じて、画像信号線115に供給される画像信号をサ ンプリングして、データ線6 aに供給する。本実施形態 では特に、12シリアルーパラレル変換された画像信号 VID1~VID12に対応して相隣接する12本のデ ータ線に接続されたサンプリングスイッチ302が、同 ーサンプリング制御信号に応じて同時にオン状態とさ れ、これら12本のデータ線6aには同時に、画像信号 VID1~VID12のうちの夫々に対応する一つが供 給される。

【0059】次に、図3及び図4を参照して、データ線 駆動回路101及びサンプリング回路301のより詳細 な構成についてその動作と共に説明する。尚、図3は、 データ線駆動回路101を構成するラッチ回路401等 を、サンプリング回路301等と共に示すプロック図で あり、図4は、データ線駆動回路101内における各種 の信号のタイミングチャートである。

【0060】図3において、データ線駆動回路101は、転送信号を順次出力するシフトレジスタ回路400と、順次出力された転送信号を波形整形するバッファ回路500とを備えて構成されている。シフトレジスタ回路400は、直列接続された複数段の遅延型フリップフロップ回路等からなるラッチ回路401で構成されている。各ラッチ回路401に接続された複数の例えばNAND回路403等からなる位相調整回路402とを備える。バッファ回路500は、直列接続された3段のインバータ501、502及び503を、同時駆動するサンプリングスイッチ302のグループ毎に備える。

12 【0061】図3及び図4に示すように、シフトレジス タ回路400は、次のように構成されている。

【0062】即ち、画像信号VID1~VID12の水 平同期信号に同期したスタートパルスSPが外部の画像 信号処理回路から入力されると、先ず左端段のラッチ回 路401がX側基準クロック信号CLX(及びその反転 クロック信号CLX') に基づく転送動作を開始し、転 送信号ST1を位相調整回路402中の対応するNAN D回路403に出力すると共に転送信号ST1を次段の ラッチ回路401に出力する。すると、この次段のラッ チ回路401が、X側基準クロック信号CLX(及びそ の反転クロック信号CLX') に基づく転送動作を開始 し、転送信号ST1の立ち下がりのタイミングで立ち上 がる転送信号ST2を位相調整回路402中の対応する NAND回路403に出力すると共に転送信号ST2を 次段のラッチ回路401に出力する。そして以下同様の 転送動作を各段のラッチ回路401により順次行って、 一水平走査期間に転送信号ST1、ST2、…、STn を一通り位相調整回路402に出力するように構成され

【0063】また、位相調整回路402は、左から数えて奇数段目の各NAND回路403により、対応するラッチ回路401から入力される転送信号ST2i-1(但し、iは自然数)と位相調整信号ENB1とのNANDをとってバッファ回路500に出力する。また、左から数えて偶数段目の各NAND回路403により、対応するラッチ回路401から入力される転送信号ST2i(但し、iは自然数)と位相調整信号ENB2とのNANDをとってバッファ回路500に出力するように構成されている。

【0064】バッファ回路500は、各位相調整回路402の出力端子毎に、直列接続された3段のインバータ501、502及び503を含む。そして、後述するようにインバータ501、502及び503を構成するTFTのサイズを段階的に大きくすることにより、インバータ全体で駆動可能なサンプリング回路301における負荷を大きくし、同時駆動可能なサンプリングスイッチ302の数を増やすように構成されている(図4参照)。

40 【0065】このように転送信号ST1、ST2、…、STnは、位相調整回路402によりパルス幅が制限され、更にバッファ回路500により波形整形されて、サンプリング制御信号X1、X2、…、Xnとして、サンプリング回路301に出力される。

【0066】本実施の形態では特に、位相調整回路402によるパルス幅の制限により、相前後するサンプリング制御信号X1、X2、…、Xnは、信号パルス間に若干の時間間隔が存在するため(図4参照)、これらの信号パルスの重なりに起因した相前後して駆動されるデータ線6a間のゴーストやクロストークを抑制或いは防止

^^

ている。

10

20

20

40

できる。また、ラッチ回路401又は位相調整回路402の出力における駆動能力よりも、バッファ回路500の出力における駆動能力の方が遥かに大きく設定されているため、サンプリング制御信号X1、X2、…、Xnにより、一つのサンプリングスイッチ302よりも負荷が遥かに大きい複数のサンプリングスイッチ302を良好に同時駆動できる。

【0067】次に、図5及び図6を参照して、バッファ 回路500に含まれるインバータ501、502及び5 03を構成するTFTの具体的な構成について説明す る。図5は、バッファ回路500及び画像信号線115 並びにその付近におけるTFTアレイ基板10上に形成 された素子及び配線レイアウトを示す拡大平面図であ る。12シリアルーパラレル変換された画像信号が12 本の画像信号線115により供給されて、同一のサンプ リング制御信号X1、X2、…により12個のサンプリ ングスイッチ302が同時に駆動される例を示してあ る。また、図6は、図5に示したバッファ回路500 を、そのレイアウトに対応させて示した回路図である。 【0068】図5において、バッファ回路500には、 インバータ501、502及び503を駆動するため の、高電圧配線601及び低電圧配線602が配線され ている。

【0069】先ず、ラッチ回路401側から見て1段目 のインバータ501を構成する相補型TFTのサイズは 比較的小さい。即ち、図中横方向にコンタクトホール5 01aが5個並ぶだけのチャネル幅を持ち、これはデー タ線6aのピッチの約2.5倍に相当する。従って、比 較的髙入力インピーダンスを持つこの相補型TFTに対 して転送信号ST1、ST2、…を入力するラッチ回路 401を構成するTFTのサイズも小さくて済む。この ため、複数のラッチ回路401を含んでなり、通常消費 電力の大さが問題となるシフトレジスタ回路400にお ける低消費電力化を図れる。また、このように1段目の インバータ501を構成する小サイズの相補型TFTで は、ラッチ回路401から位相調整回路402を介して 供給される転送信号用の配線404が延設されてゲート 電極とされており、髙電圧配線601の一部及び低電圧 (グランド) 配線602の引き出し配線602aが、入 力側のソース又はドレイン電極とされている。

【0070】そして、図5及び図6に示すように、1段目のインバータ501を構成する相補型TFTの出力側のソース又はドレイン電極が延設されて、2段目のインバータ502の相補型TFTのゲート電極とされている。

【0071】2段目のインバータ502を構成する相補型TFTのサイズはインバータ501の場合よりも大きい。即ち、図中横方向にコンタクトホール502aが10個並ぶだけのチャネル幅を持ち、これはデータ線6aのピッチの約5倍に相当する。

【0072】本実施の形態では特に、計3段のインバータからなるバッファ回路500は、TFTアレイ基板10上を蛇行して設けられており、第1目及び第2段目のインバータ501及び502が図中右に向かって伸びているのに対し、3段目のインバータ503は、図中左に向かって伸びている。更に、図5に示すように、3段目のインバータ503は、2つの並列接続されたインバータからなる。これら2つのインバータの出力側のソース又はドレイン電極は、サンプリング制御信号線114に接続されている。即ち、3段目のインバータ503の出力電圧が、バッファ回路500からのサンプリング制御信号(X1、X2、…)とされる。

14

【0073】3段目のインバータ503を構成する相補型TFTのサイズはインバータ502の場合よりも大きい。即ち、図中横方向にコンタクトホール503aが20個並ぶだけのチャネル幅を持ち、これはデータ線6aのピッチの約10倍に相当する。尚、図6中、電圧Vccは高電圧配線601から供給される高電圧(例えば、5V、15Vなど)を示し、電圧GNDは低電圧配線602から供給される低電圧(例えば、接地電圧)を示す。

【0074】ここで、以上説明した3段のインバータ501、502及び503の配列方式及び複数のバッファ回路500の配列方式を図7(a)に示す。

【0075】図7(a)及び図6から明らかなように、本実施の形態では、各バッファ回路500内において、3段のインバータ501、502及び503は蛇行しており、且つ3段目のインバータ503は並列接続された2つのインバータからなる。そして、各バッファ回路50のX方向の幅は、同時に駆動される12本のデータ線6aの合計幅( $\Delta$ W)と一致するように平面レイアウトされている(図7(a)参照)。

【0076】このように、バッファ回路500が蛇行している分だけ、インバータ501、502及び503を構成するTFTのチャネル幅を広くとれ、このチャネル幅の増加に応じて、バッファ回路500におけるTFTの駆動能力を高めることが可能となる。

【0077】以上図5から図7(a)を参照して説明したように本実施の形態では特に、インバータ501、502及び503を構成する各TFTは、TFTアレイ基板10上でチャネル幅の方向がX方向であると共にデータ線6aのピッチの数倍から約10倍に等しいチャネル幅を持つので、従来の線順次駆動方式における各ラッチ回路に対応してインバータを含むバッファ回路のようにインバータを構成するTFTをそのチャネル幅が広く大サイズのTFTをインバータ用に設けることが可能となる。或いは、従来の線順次駆動方式における各ラッチ回路に対応してインバータを含むバッファ回路のようにインバータを構成するTFTをそのチャ

ネル幅の方向がY方向に一致したレイアウトにおいて、 データ線のピッチに収まるように配置する場合と比較し て、Y方向に限られた基板上領域内でチャネル幅が広く 大サイズのTFTをインバータ用に設けることが可能と なる。

【0078】以上の結果、本実施形態によれば、基板上 領域の有効利用を図りつつ、同時駆動するデータ線 6 a の数の増加に応じて、サンプリング回路302における 負荷が大きくなっても、それを駆動可能な大サイズのT FTからなるインバータ501、502及び503を含 むバッファ回路500を設けることができ、省スペース 化されたデータ線駆動回路101により、高いドット周 波数の場合にも良好な駆動動作が可能となる。

【0079】更に、本実施の形態では特に、インバータ 501、502及び503を構成するTFTのチャネル 幅が1段目から3段目に向かうに連れて大きくなるの で、即ち、TFTのサイズが段階的に大きくなるので、 インバータ全体で駆動可能なサンプリング回路301に おける負荷を効率的に大きくでき、同時駆動可能なサン プリングスイッチ302の数を効率的に増やすことが可 能となる。特に、インバータ501、502及び503 を構成する各TFTのチャネル幅を各段毎に2~4倍程 度に大きくしているので、3段合計で、バッファ回路が ない場合と比較して $2^3 \sim 4^3 = 8 \sim 64$  倍程度の大き さの負荷のサンプリング回路301を駆動可能となる。 また、本実施形態では特に、インバータ501、502 及び503を構成する各TFTは、相補型TFTである ため、各段毎にチャネル幅を e 倍(約2.73倍)にす れば、所謂"e倍の定理"に従って非常に効率良く駆動 能力を髙めることも可能となる。

【0080】また、本実施形態では特に、図5に示した ように、インパータ501及び502を構成する各TF Tと、インバータ503を構成する上側のTFTとで は、低電圧配線602の引き出し配線602aを共用し ている。更に、インパータ503を構成する上側のTF Tと下側のTFTとでは、 高電圧配線601の引き出し 配線601aを共用している。従って、これらを共用し ない場合と比べて、バッファ回路500全体におけるY 方向の長さを、引き出し配線601a1本分及び引き出 し配線602a1本分だけ夫々短くすることが可能とな る。例えば、電源配線の幅が10μmであれば、2本合 計で、Y方向に20μmの短縮が可能となる。

【0081】以上説明した第1実施形態では、各バッフ ァ回路500内における3段のインバータ501の配列 及び各バッファ回路500の配列は、図7(a)に示し た通りであるが、これらの配列は、例えば、図7(b) 又は図7(c)に示す通りであってもよい。即ち、図7 (b) に示すように、各バッファ回路500'は、3段 目のインバータ503'が、単一のインバータから構成 されてもよい。または、図7 (c) に示すように、各バ 50

ッファ回路500"は、3段目のインバータ503 が、3つ以上並列に接続されたインバータ503"から 構成されてもよい。3段目におけるインバータ503の 駆動能力が、バッファ回路500としてのサンプリング 回路301を駆動する能力となるため、このように、3 段目(最終段)のインバータ503を構成するTFTの サイズ調整を行えることは装置設計上大変有利である。 【0082】尚、本実施形態におけるサンプリング回路 301を構成するサンプリングスイッチ302の具体的

な構成例としては、図8の回路図に示したものが挙げら れる。

・【0083】即ち、図8(1)に示すようにサンプリン グ回路301のTFTは、Nチャネル型TFT302a から構成されてもよいし、図8(2)に示すようにPチ ャネル型TFT302bから構成されてもよいし、図8 (3) に示すように相補型TFT302cから構成され てもよい。なお、図8(1)から図8(3)において、 図2に示した画像信号線115を介して入力される画像 信号VIDは、ソース電圧として各TFT302a~3 02 cに入力される。同じく図2に示したデータ線駆動 回路101からサンプリング制御信号線114を介して 入力されるサンプリング制御信号114a、114b は、ゲート電圧として各TFT302a~302cに入 力される。また、Nチャネル型TFT302aにゲート 電圧として印加されるサンプリング制御信号114 a と、Pチャネル型TFT302bにゲート電圧として印 加されるサンプリング制御信号114 bとは、相互に反 転信号である。従って、サンプリング回路301を相補 型TFT302cで構成する場合には、サンプリング制 御信号114a、114b用のサンプリング制御信号線 114が少なくとも2本以上必要となる。また、サンプ リング回路301を構成する各サンプリングスイッチ3 02は、製造効率等の観点から好ましくは、画素部にお けるTFT30と同一製造プロセスにより製造可能なN チャネル型、Pチャネル型、相補型等のTFTから構成 される。

【0084】以上詳細に説明したように第1実施形態に よれば、TFTアレイ基板10上の領域を効率的に利用 するようにバッファ回路500をレイアウトしているの で、液晶装置全体の小型化や同一サイズの装置における 画像表示領域の大型化が可能となり、同時に、髙ドット 周波数にも対応可能であり髙品位の画像表示が可能な液 晶装置を実現できる。

【0085】(液晶装置の第2実施形態)本発明による 電気光学装置の一例である液晶装置の第2実施形態につ いて、図9及び図10を参照して説明する。図9は、バ ッファ回路及び画像信号線並びにその付近におけるTF Tアレイ基板 1 0 上に形成された素子及び配線レイアウ トを示す拡大平面図であり、図10は、複数のインバー タの配列方式及び複数のバッファ回路500配列方式

を示すブロック図である。尚、図9及び図10におい て、図5及び図7に示した第1実施形態の場合と同様の 構成要素については同じ参照符号を付し、その説明は省

【0086】第2実施形態の液晶装置は、バッファ回路 の構成が、第1実施形態の場合と異なり、その他の構成 についてはこれと同様であるので、以下、バッファ回路 について説明する。

【0087】図9及び図10において、第2実施形態で は、バッファ回路1500は、1段のインバータ150 1を各ラッチ回路401に対応して夫々含む。そして、 この1段のインバータ1501は、X方向に夫々伸びる と共にY方向に順に配列されるように並列接続された複 数のインバータからなっている。より具体的には、ラッ チ回路401から位相調整回路402を介して入力され る転送信号用の配線1404が延設されて、チャネル幅 の方向がX方向に一致しており並列接続された3つのイ ンバータを夫々構成する相補型TFTのゲート電極とさ れており、これらの相補型TFTの出力側のソース又は ドレインが、サンプリング制御信号線114に接続され 20 ている。

【0088】第2実施形態によれば、1段のインバータ 1501は、並列接続されており Y 方向に順に配列され た複数のインバータからなるので、同時駆動される12 本のデータ線6aの合計幅 ΔWに応じた広さを有する基 板上領域を効率的に利用して(図10参照)、当該イン ・バータ1501をレイアウトできる。更に、バッファ回 路1500を構成するインバータ1501は1段である ため、バッファ回路1500全体の遅延時間は、当該1 段のインバータ1501を構成するTFTにおける遅延 30 時間と完全に又はほぼ等しい。このため、第1実施形態 のようにインバータ501、502及び503が複数段 あって遅延時間が直列に加算される場合と比較して、遅 延時間が短くて済む。

【0089】但し、この場合には、当該1段のインバー タ1501の負荷に耐え得るだけの駆動能力が、その前 段に位置するラッチ回路401及び位相調整回路402 において必要とされる。

【0090】また、第2実施形態においても、図5に示 した第1実施形態の場合と同様に、図9に示したよう に、並列接続された複数のインバータ間で、X方向に伸 びる電圧配線601及び602の引き出し配線601a 及び602bが共用されている。このため、共用しない 場合と比べて、バッファ回路1500全体におけるY方 向の長さを、電圧配線2本分(例えば、10μm×2= 20μm) だけ短くすることが可能となる。

【0091】(液晶装置の全体構成)以上のように構成 された液晶装置の各実施形態の全体構成を図11及び図 12を参照して説明する。尚、図11は、TFTアレイ 基板10をその上に形成された各構成要素と共に対向基 50 板20の側から見た平面図であり、図12は、対向基板 20を含めて示す図16のH-H'断面図である。 【0092】図11において、TFTアレイ基板10の 上には、シール材52がその縁に沿って設けられてお

り、その内側に並行して、周辺見切りとしての遮光膜5 3が設けられている。シール材52の外側の領域には、 データ線駆動回路101及び実装端子102がTFTア レイ基板10の一辺に沿って設けられており、走査線駆 動回路104が、この一辺に隣接する2辺に沿って設け られている。走査線3aに供給される走査信号遅延が問 題にならないのならば、走査線駆動回路104は片側だ けでも良いことは言うまでもない。また、データ線駆動 回路101を画像表示領域の辺に沿って両側に配列して もよい。例えば奇数列のデータ線は画像表示領域の一方 の辺に沿って配設されたデータ線駆動回路から画像信号 を供給し、偶数列のデータ線は前記画像表示領域の反対 側の辺に沿って配設されたデータ線駆動回路から画像信 号を供給するようにしてもよい。この様にデータ線6a を櫛歯状に駆動するようにすれば、データ線駆動回路1 01の占有面積を拡張することができるため、複雑な回 路を構成することが可能となる。更にTFTアレイ基板 10の残る一辺には、画像表示領域の両側に設けられた 走査線駆動回路104間をつなぐための複数の配線10 5が設けられている。また、対向基板20のコーナー部 の少なくとも1箇所においては、TFTアレイ基板10 と対向基板20との間で電気的導通をとるための上下導 通材106が設けられている。そして、図12に示すよ うに、図11に示したシール材52とほぼ同じ輪郭を持 つ対向基板20が当該シール材52によりTFTアレイ 基板10に固着されており、TFTアレイ基板10と対 向基板20により液晶層50が封入された液晶装置が構 成されている。また、対向基板20の液晶層50に面す る側には、各画素の開口領域を規定し、コントラスト比 の向上や隣接画素間における混色の防止のための一般に ブラックマスク又はブラックマトリクスと称される遮光

膜23が設けられている。 【0093】以上図1から図12を参照して説明した各 実施形態における液晶装置のTFTアレイ基板10上に は更に、画像信号のデータ線6aへの書込み負荷軽減の 40 ために各データ線 6 a について画像信号に先行するタイ ミングで所定電位のプリチャージ信号を書き込むプリチ ャージ回路を形成してもよいし、製造途中や出荷時の当 該液晶装置の品質、欠陥等を検査するための検査回路等 を形成してもよい。また、データ線駆動回路101、走 査線駆動回路104等の周辺回路の一部を、TFTアレ イ基板10の上に設ける代わりに、例えばTAB (テー プオートメイテッドボンディング基板)上に実装された 駆動用LSIに、TFTアレイ基板10の周辺部に設け られた異方性導電フィルムを介して電気的及び機械的に 接続するようにしてもよい。

【0094】また、以上の各実施形態において、TFT アレイ基板10上においてTFT30に対向する位置 (即ち、TFT30の下側) にも、例えば高融点金属か らなる遮光膜を設けてもよい。このようにTFT30の 下側にも遮光膜を設ければ、TFTアレイ基板1の側か らの戻り光等がTFT30に入射するのを未然に防ぐこ とができる。

【0095】更にまた、対向基板20の投射光が入射す る側及びTFTアレイ基板10の出射光が出射する側に は各々、例えば、TN(ツイステッドネマティック)モ ード、 STN (スーパーTN) モード、D-STN (ダブルーSTN) モード等の動作モードや、ノーマリ ーホワイトモード/ノーマリーブラックモードの別に応 じて、偏光フィルム、位相差フィルム、偏光板などが所 定の方向で配置される。

【0096】以上説明した実施の形態における液晶装置 は、カラー液晶プロジェクタに適用可能である。その場 合、3枚の液晶装置がRGB用のライトバルブとして各 々用いられ、各パネルには各々RGB色分解用のダイク ロイックミラーを介して分解された各色の光が投射光と して各々入射されることになる。従って、実施の形態で は、対向基板20に、カラーフィルタは設けられていな い。しかしながら、遮光膜23の形成されていない画素 電板9aに対向する所定領域にRGBのカラーフィルタ をその保護膜と共に、対向基板20上に形成してもよ い。このようにすれば、液晶プロジェクタ以外の直視型 や反射型のカラー液晶テレビなどのカラー液晶装置に実 施の形態における液晶装置を適用できる。更に、対向基 板20上に1画素1個対応するようにマイクロレンズを 形成してもよい。このようにすれば、入射光の集光効率 30 を向上することで、明るい液晶装置が実現できる。更に また、対向基板20上に、何層もの屈折率の相違する干 渉層を堆積することで、光の干渉を利用して、 RGB色 を作り出すダイクロイックフィルタを形成してもよい。 このダイクロイックフィルタ付き対向基板によれば、よ り明るいカラー液晶装置が実現できる。

【0097】また、各画素に設けられるスイッチング素 子としては、正スタガ型又はコプラナー型のポリシリコ ンTFTでよいが、逆スタガ型のTFTやアモルファス シリコンTFT等の他の形式のTFTに対しても、各実 40 施形態は有効である。また、TFTに限らず、シリコン 基板に形成するトランジスタにも有効である。

【0098】(電子機器)次に、以上詳細に説明した液 晶装置100を備えた電子機器の実施の形態について図 13から図15を参照して説明する。

【0099】先ず図13に、このように液晶装置100 を備えた電子機器の概略構成を示す。

【0100】図13において、電子機器は、表示情報出 力源1000、表示情報処理回路1002、駆動回路1

びに電源回路1010を備えて構成されている。表示情 報出力源1000は、ROM (Read Only Memory)、R AM (Random Access Memory)、光ディスク装置などの メモリ、画像信号を同調して出力する同調回路等を含 み、クロック発生回路1008からのクロック信号に基 づいて、所定フォーマットの画像信号などの表示情報を 表示情報処理回路1002に出力する。表示情報処理回 路1002は、増幅・極性反転回路、シリアルーパラレ ル変換回路、ローテーション回路、ガンマ補正回路、ク ランプ回路等の周知の各種処理回路を含んで構成されて おり、クロック信号に基づいて入力された表示情報から デジタル信号を順次生成し、クロック信号CLKと共に駆 動回路1004に出力する。駆動回路1004は、液晶 装置100を駆動する。電源回路1010は、上述の各 回路に所定電源を供給する。尚、液晶装置100を構成 するTFTアレイ基板の上に、駆動回路1004を搭載 してもよく、これに加えて表示情報処理回路1002を 搭載してもよい。

【0101】次に図14から図15に、このように構成 された電子機器の具体例を各々示す。

【0102】図14において、電子機器の一例たる液晶 プロジェクタ1100は、上述した駆動回路1004が TFTアレイ基板上に搭載された液晶装置100を含む 液晶表示モジュールを3個用意し、各々RGB用のライ トバルブ100R、100G及び100Bとして用いた プロジェクタとして構成されている。液晶プロジェクタ 1100では、メタルハライドランプ等の白色光源のラ ンプユニット1102から投射光が発せられると、3枚 のミラー1106及び2枚のダイクロイックミラー11 08によって、RGBの3原色に対応する光成分R、 G、Bに分けられ、各色に対応するライトバルブ100 R、100G及び100Bに各々導かれる。この際特に B光は、長い光路による光損失を防ぐために、入射レン ズ1122、リレーレンズ1123及び出射レンズ11 24からなるリレーレンズ系1121を介して導かれ る。そして、ライトバルブ100R、100G及び10 0 Bにより各々変調された3原色に対応する光成分は、 ダイクロイックプリズム1112により再度合成された 後、投射レンズ1114を介してスクリーン1120に カラー画像として投射される。

【0103】図15において、電子機器の他の例たるマ ルチメディア対応のラップトップ型のパーソナルコンピ ユータ (PC) 1200は、上述した液晶装置100が トップカバーケース内に設けられており、更にCPU、 メモリ、モデム等を収容すると共にキーボード1202 が組み込まれた本体1204を備えている。

【0104】以上図14から図15を参照して説明した 電子機器の他にも、液晶テレビ、ビューファインダ型又 はモニタ直視型のビデオテープレコーダ、カーナビゲー 004、液晶装置100、クロック発生回路1008並 50 ション装置、電子手帳、電卓、ワードプロセッサ、エン

ジニアリング・ワークステーション (EWS)、携帯電 話、テレビ電話、POS端末、タッチパネルを備えた装 置等などが図13に示した電子機器の例として挙げられ

【0105】以上説明したように、本実施の形態によれ ば、製造効率が高く髙品位の画像表示が可能な液晶装置 を備えた各種の電子機器を実現できる。

### [0106]

【発明の効果】本発明の電気光学装置によれば、基板上 領域の有効利用を図りつつ、同時駆動するデータ線数の 10 す断面図である。 増加に応じてサンプリング回路における負荷が大きくな っても、それを駆動可能な大サイズのトランジスタから なるインバータを含むバッファ回路を設けることがで き、省スペース化された当該駆動回路により、髙いドッ ト周波数の場合にも良好な駆動動作が可能となる。従っ て、最終的には、基板の小型化や同一サイズの基板上に おける画像表示領域の大型化を可能としつつ髙品位の画 像を表示可能となる。

#### 【図面の簡単な説明】

液晶装置の第1実施形態における画像形成領 域を構成するマトリクス状の複数の画素に設けられた各 種素子、配線等の等価回路のブロック図である。

第1 実施形態におけるTFTアレイ基板上に 設けられた画素部及び駆動回路を示すブロック図であ る。

【図3】 第1実施形態におけるデータ線駆動回路及び サンプリング回路の詳細な構成を示すブロック図であ る。

【図4】 第1 実施形態におけるデータ線駆動回路内に おける各種信号のタイミングチャートである。

第1 実施形態におけるデータ線駆動回路に含 まれるバッファ回路をその周辺配線等と共に拡大して示 す拡大平面図である。

【図6】 図5に示したバッファ回路の回路図である。

【図7】 第1 実施形態におけるバッファ回路内のイン バータの各種構成例を示すブロック図である。

第1 実施形態におけるサンプリング回路に含 【図8】 まれるサンプリングスイッチの各種構成例を示す回路図 である。

本発明の第2実施形態におけるデータ線駆動 40 【図9】 回路に含まれるバッファ回路をその周辺配線等と共に拡 大して示す拡大平面図である。

【図10】第2実施形態におけるバッファ回路内のイン パータのブロック図である。

【図11】液晶装置の各実施形態におけるTFTアレイ 基板をその上に形成された各構成要素と共に対向基板の 側から見た平面図である。

【図12】図11のH-H'断面図である。


【図13】本発明による電子機器の実施の形態の概略構 成を示すブロック図である。


【図14】電子機器の一例として液晶プロジェクタを示

【図15】電子機器の他の例としてのパーソナルコンピ ユータを示す正面図である。


## 【符号の説明】

- 3 a …走査線
- 3 b …容量線
- 6 a …データ線
- 9 a …画素電極
- 10…TFTアレイ基板
- 20…対向基板
- 30 ··· T F T
  - 50…液晶層
  - 52…シール材
  - 70…蓄積容量
  - 101…データ線駆動回路
  - 104…走査線駆動回路
  - 114…サンプリング制御信号線
  - 115…画像信号線
  - 301…サンプリング回路
  - 302…サンプリングスイッチ
- 400…シフトレジスタ回路 30
  - 401…ラッチ回路
  - 402…位相調整回路
  - 403 ··· NAND回路
  - 500…バッファ回路
  - 501…インバータ(1段目)
  - 502…インバータ(2段目)
  - 503…インパータ(3段目)
  - 601…高電圧配線
  - 602…低電圧配線
  - 1500…バッファ回路
  - 1501…インバータ







【図2】




【図12】




[図3]




【図5】





【図6】





【図10】











## フロントページの続き

F ターム(参考) 2H092 GA20 GA24 GA59 JA24 NA12 NA27 PA06 2H093 NA43 NA64 NC22 NC23 NC26 NC34 ND42 ND43 ND49 ND55 5C006 AA01 AA16 AA22 AC02 AC21 AF25 AF51 AF71 AF85 BB16

BC06 BC13 BC16 BC20 BC23 BF03 BF04 BF11 BF26 BF27 BF33 EB05 EC11 FA23 FA41

FA54